存储器的基本构成原理，它由存储体、地址寄存器、数据寄存器、地址译码驱动电路和读写驱动电路组成，通过系统数据总线、地址总线和控制总线与CPU连接。
存储体是存储器的核心，划分为若干个存储单元。每个存储单元通常由8位二进制数组成，是CPU访问存储器的基本单元，即一个字节分配一个地址，以适应对字符信息的处理。
存储器的最大存储容量取决于CPU本身提供的地址线的条数，这些地址线的每一种编码对应一个存储单元的地址。因此，当CPU的地址线为n条时，可生成的 编码状态有2n个。也就是说CPU可寻址的存储单元的个数为2n。若采用字节编址，那么存储器的最大容量为：2n×8b。例如，80486 CPU的地址 线为32条，可寻址的最大存储空间为232B4GB。
地址寄存器与系统地址总线连接，用来存放CPU访问存储单元的地址码；经地址译码驱动电路，选中存储体中某个被访问的存储单元。
数据寄存器与系统数据总线连接，用来存放CPU读/写存储单元的数据，经读/写驱动电路与存储体连接。
读/写控制逻辑接受CPU发送给存储器的读/写控制信号，以及芯片选择信号。CPU对存储器完成一次读/写操作所需要的时间称为一个总线周期（或称机器 周期）。一个总线周期的长短决定了CPU访问存储器的速度，如早期的16位8086 CPU的一个基本总线周期由4个时钟周期构成（即T1～T4），而 32位80486 CPU和Pentium微处理器的一个基本总线周期由2个时钟周期构成（即T1～T2）。
5.4.2 存储器的扩展设计
在实际应用中，由于单片存储芯片的容量总是有限的，很难满足实际存储容量的要求，因此需要将若干存储芯片连在一起进行扩展，通常有位扩展、字扩展及字和位扩展3种方式。
1.位扩展
2.字扩展
字扩展是指增加存储器字的数量。例如，用2片2K×8b的RAM芯片6116，组成4K×8b的存储器，字扩展设计。两片芯片的片内信号线 A0～A10、D0～D7、OE、WE都分别与系统的地址线A0～A10、数据线D0～D7和读写控制线RD、WR连接。其中，1#芯片的片选CE与 A11连接，2#芯片的片选CE与A11反相之后连接。当A11为低电平时，选择1#芯片读写；当A11为高电平时，选择2#芯片读写。由图可见，1#芯 片的地址范围是000H～7FFH，2#芯片的地址范围是800H～FFFH。
3.字和位扩展
字和位扩展是字扩展和位扩展的组合。如用4片1K×4b的RAM芯片2114，组成2K×8b的存储器，字和位扩展设计。
图中1#和2#芯片为一组，3#和4#芯片为一组，片内A0～A9、OE和WE与系统地址线A0～A9和读写控制线RD和WR对应连接。1#和3#芯片 内数据线D0～D3作为低4位，与系统数据线D0～D3连接；2#和4#芯片内数据线D0～D3作为高4位，与系统数据线D4～D7连接；1#和2#芯片 的CE连在一起，与2-4线译码器输出端Y0连接；3#和4#芯片的CE连在一起，与2-4线译码器输出端Y1连接；系统的高位地址线A10和A11作为 2-4线译码器的输入。当A11 A1000时，选择1#和2#芯片读写；当A11 A1001时，选择3#和4#芯片读写。
5.4.3 存储器片选信号的产生方法
一个存储体通常由多个存储器芯片组成，CPU要实现对存储单元的访问，首先要选择存储器芯片，然后再从选中的芯片中依照地址码选择相应的存储单元读写数 据。通常，芯片内部存储单元的地址由CPU输出的n（n由片内存储容量2n决定）条低位地址线完成选择，而芯片选择信号则是通过CPU的高位地址线得到。 由此可见，存储单元的地址由片内地址信号线和片选信号线的状态共同决定。下面介绍三种片选信号的产生方法。
1.线选法
线选法是指用存储器芯片内寻址以外的系统的高位地址线，作为存储器芯片的片选控制信号。采用线选法时，把作为片选信号的地址线分别连至各芯片（或芯片 组）的片选端CE，当某个芯片的CE为低电平时，则该芯片被选中。如上一节中的和扩展设计，就是采用了线选法。需要注意的是，用于片选的地址线每次寻址时 只能有一位有效，不允许同时有多位有效，这样才能保证每次只选中一个芯片或一个芯片组。
线选法的优点是选择芯片不需要外加逻辑电路，线路简单；缺点是把地址空间分成了相互隔离的区域，不能充分利用系统的存储器空间。因此，这种方法适用于扩展容量较小的系统。