-混用上升下降沿会对scanchain造成什么样的影响，能否具体解释一下;
-如果代码在逻辑上必须用下降沿采样，怎样才能满足后端的要求(用上升沿采样)，有无变通方法;
我的代码
我在上面提到了上升沿和下降沿混用，其实是表述不正确。不是混用，而是在代码中有些寄存器用posedge，有些则用negedge，对同一个寄存器同时使用两个边沿的情况没有。，我的代码是这样的情况，比如
always@(posedgei_clkornegedgei_rst_n)begin
....//reg1
end
always@(negedgei_clkornegedgei_rst_n)begin
....//reg2
end
对于这样的情况，后端部门也建议尽量避免，也就是说所有寄存器全都采用上升沿，要怎么处理呢?
====
用下降沿采样的话
dft_drc会认为该寄存器有violation
因此不把他放到chain里边
所以覆盖率会降低
